Cadence Design Systems

2026-06-01
海外公告 L2-01-EDA与芯片IP Synopsys-SNPS华大九天-301269概伦电子-688206广立微-301095
利好

影响行业

1 个

EDA与芯片IP

先进制程EDA工具(7nm以下)及高端处理器IP严重依赖Synopsys/Cadence/ARM,出口管制直接影响国内芯片设计能力

部分填充 L2 2026-06-01

相关公司

4 家

Synopsys SNPS

GAA架构带来EDA升级周期 + 3DIC/先进封装EDA成为新增长极

L2-01 已完成 2026-06-01

华大九天 301269

全流程EDA工具链持续补全与性能提升 + 半导体制造工艺演进驱动EDA工具迭代

L2-01 已完成 2026-06-01

广立微 301095

半导体测试设备市场扩容 + EDA工具链持续完善

L2-01 已完成 2026-06-01

概伦电子 688206

DTCO方法学落地带来新增量 + 全流程EDA平台生态构建

L2-01 已完成 2026-06-01

2026-06-01 Cadence Design Systems Cadence Computex 2026 发布业界首个 L5 全自主 AI 芯片设计虚拟工程师 ChipStack Super Agent

事件描述

Cadence 2026-06-01 在 Computex 2026 联合 NVIDIA 发布 ChipStack AI Super Agent Level-5 全自主能力, 业界首个全自主代理式 AI 芯片设计虚拟工程师, 基于 NVIDIA Nemotron 模型 + OpenShell 运行时。可自动跑数百次 Xcelium + Jasper 验证, RTL 验证周期提速 40 倍以上, 5 周验证回路压缩至 1 天以内。早期客户预计 2026H2 可用。

关键数字

  • RTL 验证提速 40 倍
  • 5 周验证回路压缩至 1 天
  • Level-5 完全自主

影响判断

影响:利好 EDA 从工具升级为 Agent 范式 → 海外巨头确立 AI+EDA 领先 → 国产 EDA 必须跟进 AI 化路径 (华大九天 AI+EDA 双轮、广立微硅光 PDK) → 国产 EDA AI 化研发投入加大 → 短期估值压制中期国产 AI EDA 路线图加速

关联

  • 行业:L2-01-EDA与芯片IP
  • 公司:SNPS, 301269, 688206, 301095

信息源

备注

与 Synopsys Q2 财报同窗叠加, 海外 EDA 双龙头同时释放 AI 设计代际跃迁信号