EDA与芯片IP
先进制程EDA工具(7nm以下)及高端处理器IP严重依赖Synopsys/Cadence/ARM,出口管制直接影响国内芯片设计能力
先进制程EDA工具(7nm以下)及高端处理器IP严重依赖Synopsys/Cadence/ARM,出口管制直接影响国内芯片设计能力
GAA架构带来EDA升级周期 + 3DIC/先进封装EDA成为新增长极
全流程EDA工具链持续补全与性能提升 + 半导体制造工艺演进驱动EDA工具迭代
半导体测试设备市场扩容 + EDA工具链持续完善
DTCO方法学落地带来新增量 + 全流程EDA平台生态构建
Cadence 2026-06-01 在 Computex 2026 联合 NVIDIA 发布 ChipStack AI Super Agent Level-5 全自主能力, 业界首个全自主代理式 AI 芯片设计虚拟工程师, 基于 NVIDIA Nemotron 模型 + OpenShell 运行时。可自动跑数百次 Xcelium + Jasper 验证, RTL 验证周期提速 40 倍以上, 5 周验证回路压缩至 1 天以内。早期客户预计 2026H2 可用。
影响:利好 EDA 从工具升级为 Agent 范式 → 海外巨头确立 AI+EDA 领先 → 国产 EDA 必须跟进 AI 化路径 (华大九天 AI+EDA 双轮、广立微硅光 PDK) → 国产 EDA AI 化研发投入加大 → 短期估值压制中期国产 AI EDA 路线图加速
与 Synopsys Q2 财报同窗叠加, 海外 EDA 双龙头同时释放 AI 设计代际跃迁信号