L2 芯片与硬件

EDA与芯片IP

当前核心信号:华大九天、概伦电子、广立微2025年均完成并购扩张

一句话判断

EDA与芯片IP 是 L2 芯片与硬件中连接上游供给、产业约束和下游 AI 需求的关键环节,当前主要观察 先进制程EDA工具(7nm以下)及高端处理器IP严重依赖Synopsys/Cadence/ARM,出口管制直接影响国内芯片设计能力。

关键瓶颈 先进制程EDA工具(7nm以下)及高端处理器IP严重依赖Synopsys/Cadence/ARM,出口管制直接影响国内芯片设计能力
代表公司 7 家
内容状态 部分填充

核心约束

先看卡点
先进制程EDA工具(7nm以下)及高端处理器IP严重依赖Synopsys/Cadence/ARM,出口管制直接影响国内芯片设计能力

华大九天、概伦电子、广立微2025年均完成并购扩张 · 2026-05-02

代表公司

7 家

近期催化

4 条

研究笔记

来自 Obsidian

EDA与芯片IP

关键信息摘要

Key Highlights

  • EDA:2023年全球市场145.3亿美元,CAGR 9.11%,预计2026年达183.3亿美元;三巨头Synopsys(31%)+ Cadence(30%)+ Siemens EDA(13%)合计>75%;中国国产化率不足20%
  • 芯片IP:2024年全球市场84.9亿美元(+20.2% YoY),CAGR 16.7%,预计2026年突破100亿美元;ARM(43.5%)+ Synopsys(22.5%)+ Cadence(5.9%)前三占比约72%
  • 2025年国内EDA并购潮:华大九天收购芯和半导体(射频/高速EDA)、概伦电子收购锐成芯微+纳能微(存储器/TCAD)、广立微收购比利时LUCEDA NV(硅光子PDA),为近年少见的集中整合

行业定义与边界

**EDA(电子设计自动化)**是指利用计算机辅助软件完成集成电路从RTL代码到最终版图的全流程设计,包括逻辑综合、布局布线、时序分析、物理验证等环节。EDA是半导体产业的"工业母机"——一颗先进AI芯片可能包含数百亿晶体管,离开EDA工具完全无法实现设计。

**芯片IP(半导体知识产权核心)**是芯片设计中预先设计、经过流片验证的可复用功能模块,按类型分为:

  • 处理器IP(占49.5%市场):CPU(ARM Cortex系列)、GPU、NPU等计算核心
  • 接口与互连IP(占24.9%,持续上升):DDR/HBM控制器、PCIe/CXL/UCIe接口
  • 模拟混合信号IP:ADC/DAC、PLL、LDO等基础模块

两者关系:EDA工具是"设计工厂",芯片IP是"标准零件库",Synopsys和Cadence均同时经营EDA与IP,形成"工具+IP"捆绑销售的竞争壁垒。

市场规模与增长

EDA市场:

  • 2023年全球:145.3亿美元,CAGR 9.11%
  • 2026年预计:183.3亿美元
  • 中国2023年:约120亿元人民币(占全球约10%);预计2026年达168–222亿元,CAGR 10.48%–17.21%

芯片IP市场:

  • 2024年全球:84.9亿美元(同比+20.2%)
  • 2026年预计:突破100亿美元,2022–2026年CAGR 16.7%
  • 接口IP增速超处理器IP:IPnest预测2026年接口IP营收将超处理器IP成为第一大品类

增长驱动: AI芯片设计需求爆发 → EDA验证与仿真工具需求扩大;Chiplet架构普及 → UCIe/CXL接口IP价值量提升3–5倍;国内晶圆厂扩产 → 制造类EDA(OPC/TCAD/良率分析)需求激增;国产替代政策 → 大基金三期重点投资EDA工具链。

技术演进路线

技术路线
阶段 01
传统EDA

数字/模拟/验证点工具

处理器IP主导

ARM Cortex为中心

阶段 02
平台化EDA

全流程套件+IP捆绑

接口IP崛起

HBM/PCIe/CXL PHY · 超越处理器IP占比

阶段 03
AI驱动EDA

DSO.ai / ChipStack AI Agent · 生成式RTL辅助

AI专用IP爆发

NPU/Transformer加速器IP · 场景定制化

阶段 04
云原生EDA

SaaS按需授权 · 弹性算力

Chiplet模块化

UCIe互连IP · Die-to-Die接口

原始图谱
flowchart LR
  A[传统EDA\n数字/模拟/验证点工具] --> B[平台化EDA\n全流程套件+IP捆绑]
  B --> C[AI驱动EDA\nDSO.ai / ChipStack AI Agent\n生成式RTL辅助]
  C --> D[云原生EDA\nSaaS按需授权\n弹性算力]

  E[处理器IP主导\nARM Cortex为中心] --> F[接口IP崛起\nHBM/PCIe/CXL PHY\n超越处理器IP占比]
  F --> G[AI专用IP爆发\nNPU/Transformer加速器IP\n场景定制化]
  G --> H[Chiplet模块化\nUCIe互连IP\nDie-to-Die接口]

产业价值链结构

价值链
上游 EDA/IP供应商

Synopsys Cadence · 华大九天 芯原股份

中游 芯片设计公司

Fabless · 华为海思 高通

下游 晶圆代工

TSMC 中芯国际

下游 封装测试

OSAT

下游 系统客户

服务器/手机/汽车

终端 工具验证反馈

先进制程PDK · IP流片验证

原始图谱
flowchart LR
  A[EDA/IP供应商\nSynopsys Cadence\n华大九天 芯原股份] --> B[芯片设计公司\nFabless\n华为海思 高通]
  B --> C[晶圆代工\nTSMC 中芯国际]
  C --> D[封装测试\nOSAT]
  D --> E[系统客户\n服务器/手机/汽车]

  A --> F[工具验证反馈\n先进制程PDK\nIP流片验证]
  F --> A

重点公司

本土龙头

  • 华大九天(301269.SZ — 国内EDA规模最大、产品线最全;模拟设计工具国内市占率>60%;2025年3月收购芯和半导体(射频/高速EDA),补齐产品线;2025前三季度营收8.05亿元,净利润因并购费用+研发大幅下滑
  • 概伦电子(688206.SH — 聚焦"泛模拟"赛道(器件建模/电路仿真/良率分析);2025年4月完成收购锐成芯微(存储器EDA)100%股权及纳能微(TCAD)45.64%股权;器件建模工具已被台积电、三星、英特尔采用;2025前三季度净利润+173.46%
  • 广立微(301095.SZ — 专注晶圆厂测试版图与良率分析;2025年8月完成收购比利时LUCEDA NV(IPKISS平台,硅光子PDA行业标准),进入光子设计自动化新赛道;2025前三季度营收+48.86%,净利润+380.14%
  • 芯原股份(688521.SH — 中国大陆第一、全球前七IP授权商;"平台即服务"模式(IP授权25% + 芯片定制60% + 版税15%);拥有1400+数模混合IP;2024年在手订单中AI算力相关占比64%;GPU/NPU/视频编解码IP覆盖完整

海外对标

  • Synopsys(SNPS) — 全球EDA第一(市占31%)兼IP第二(22.5%);2023年EDA营收约63亿美元;DSO.ai可缩短设计周期50%;收购Ansys(350亿美元)打造EDA+IP+仿真三合一生态
  • Cadence(CDNS) — 全球EDA第二(30%)兼IP第三(5.9%);模拟/混合信号设计强项;2026年2月发布ChipStack AI Super Agent(业界首个代理式AI芯片设计平台);Tensilica DSP IP被AWS Trainium/Inferentia采用
  • Siemens EDA — 全球EDA第三(13%);Calibre物理验证工具市占率>70%(行业金标准);2026年CES宣布与NVIDIA合作集成CUDA-X和代理AI到Solido仿真套件
  • ARM Holdings — 全球IP第一(43.5%);2024年营收36.9亿美元(+25.7%);Neoverse系列驱动数据中心转型(AWS Graviton、Google Axion);推进ALA/POP/TCS分层授权策略;RISC-V竞争和中国地缘政治风险是主要威胁

未升格公司清单

留作行业全景参考,未单独建 note。出现重大催化时考虑升格。

  • 合见工软(UniVista仿真器,数字验证,已完成IPO辅导备案,科创板预期2026年)
  • 芯耀辉(IP+EDA双轮,高速接口IP,已完成IPO辅导备案)
  • 全芯智造(制造类EDA,OPC/MDP,2025年12月完成IPO辅导备案)
  • 鸿芯微纳(全流程EDA,大基金战略投资)
  • 芯来科技(RISC-V CPU IP,D轮估值超10亿美元,预计2027年科创板IPO)
  • 苏州国芯(688262.SH,信息安全芯片+RISC-V IP,已上市)
  • 国微思尔芯(S2C,FPGA原型验证平台,已上市)

景气度判断

当前景气度(描述性) 信号源:华大九天 概伦电子 广立微 芯原股份 财报及公告

景气度偏高。国产替代需求持续旺盛,大基金三期重点布局EDA/IP。2025年5月美国EDA断供传闻引发国产EDA股单日涨幅15–20%,显示市场情绪敏感度高。三家上市EDA公司均在2025年完成并购整合,处于扩张期;芯原股份AI算力订单占比达64%,景气信号明确。风险在于巨头EDA工具恢复供应可能压制短期估值。

风险提示

关键风险

  • 出口管制风险:美国可能进一步收紧EDA工具和先进IP(3nm以下节点、ARM v9架构)对华出口,直接影响国内芯片设计能力;2025年5月传闻已触发市场剧烈反应
  • 技术差距风险:国产EDA在7nm以下先进制程工具、国产IP在高端CPU/GPU方面与国际水平仍有2–3代差距,短期无法完全替代;AI驱动EDA(如DSO.ai、ChipStack AI Agent)的国际化程度远超国内